집적 회로
집적 회로(Integrated Circuit)는 트랜지스터 구조를 활용해 특정 신호를 처리하는 전기 회로와 반도체 소자를 한 곳에 모은 장치이다.
역사[편집 | 원본 편집]
1957년 텍사스 인스트루먼트의 잭 킬비에 의해 저마늄(게르마늄) 기반 집적 회로가 최초로 도입되었으며, 이후 인텔 창업자로도 유명한 로버트 N. 노이스가 규소(실리콘) 기반 집적회로를 개발하면서 집적회로가 상용화되었다. 이것을 강대원과 모하메드 아탈라가 개량한 MOSFET이 개발되면서 저렴한 대량생산이 가능해졌고 단위 면적 안에 있는 트랜지스터 수인 집적도가 올라가면서 그에 따라 LSI, VLSI 등의 명칭이 생겨났으나, 2000년대 초반까지 무어의 법칙(18~24개월마다 반도체 제품의 성능이 2배로 오른다는 경향)이 IC 개발 분야에서 충실하게 지켜지고 그 이후에도 집적도가 계속 오른 탓에 반도체를 집적도에 따라 구분하는 것이 무의미해졌다.
IC는 사용 목적과 설계 사상에 따라 CPU, GPU, FPGA 및 ASIC 등으로 불린다.
생산 방식[편집 | 원본 편집]
아래는 트랜지스터의 생산 방식이다.
- MOSFET(Metal-Oxide-Silicon FET, 금속-산화막-규소 FET): 기본이 되는 생산 방식. FET는 전계 효과(Electric Field Effect)를 사용한 트랜지스터(Field Effect Transistor)를 말한다. 중앙에 전압이 걸리면 전하의 이동으로 인해 전류가 통하기도 하고, 끊어지기도 한다. 두 극이 되는 실리콘 사이에 산화막을 붙이고 거기에 금속 회로를 연결해 전압을 가하는 구조. 최종형은 High-K Gate Dielectric / Metal Gate(통칭 HKMG)로 지르코늄이나 티타늄 산화물을 써서 중앙에 붙는 산화막의 유전율을 높인 형태다.
- FinFET: 2D 판형으로 전계 효과를 일으킬 산화막 게이트를 구현하는 것을 넘어 3D 입체 구조로 집적 회로 내 트랜지스터를 만든다. 인텔의 22nm급 3D Tri-Gate 공정을 시작으로 2010년대부터 주력이 된 트랜지스터 구현 방식.
- GAAFET: 단순히 산화막을 위로 쌓아올리기가 어려워지자 아예 산화막 게이트를 실리콘 극 사이의 경로를 감싸도록 하여('G'ate-'A'll-'A'round) FinFET이 대응하지 못하는 수 nm 이하의 초고밀도 집적 회로를 생산하는 데에 쓰인다. 삼성전자의 3nm급 GAAFET 공정이 대표적이다.
트랜지스터 외에 축전기 같은 소자들도 강유전체를 축전기 사이에 끼워 대전 효과를 높이는 등의 다양한 공정과 다양한 재료를 사용한다. 일본이 이쪽에서 강세를 보이는 편이다.
대표[편집 | 원본 편집]
- LM358 비교기(Comparator): 두 입력의 전압을 비교해 +극에 걸린 전압이 더 높으면 High(3.3V 전압을 출력), 낮으면 Low(0V)를 출력한다. 저항을 올리는 형태의 센서(예:포토 리지스터)를 +극에 놓으면 동일한 전류를 흘렸을 때 센서 저항이 올라가면 +극으로 들어오는 전위차가 높아지므로 센서가 무언가 감지할 경우 High 신호를 보내는 등의 활용이 가능하다.